Klasipikasyon sa mga Depekto sa Packaging (I)

Ang mga depekto sa packaging nag-una naglakip sa lead deformation, base offset, warpage, chip breakage, delamination, voids, uneven packaging, burrs, foreign particles ug dili kompleto nga curing, etc.

1. Pagbag-o sa tingga

Ang lead deformation kasagaran nagtumong sa lead displacement o deformation nga gipahinabo sa panahon sa pag-agos sa plastic sealant, nga kasagaran gipahayag sa ratio x/L tali sa maximum lateral lead displacement x ug ang lead length L. Lead bending mahimong mosangpot sa electrical shorts (ilabi na sa taas nga density sa I/O device packages).Usahay ang mga kapit-os nga namugna pinaagi sa pagduko mahimong mosangpot sa pag-crack sa bonding point o pagkunhod sa kusog sa bond.

Ang mga hinungdan nga makaapekto sa lead bonding naglakip sa disenyo sa package, lead layout, lead material ug size, paghulma sa plastic properties, lead bonding process, ug packaging process.Ang mga parametro sa lead nga makaapekto sa lead bending naglakip sa lead diameter, lead length, lead break load ug lead density, etc.

2. Base offset

Base offset nagtumong sa deformation ug offset sa carrier (chip base) nga nagsuporta sa chip.

Ang mga hinungdan nga makaapekto sa base shift naglakip sa dagan sa molding compound, ang leadframe assembly design, ug ang materyal nga mga kabtangan sa molding compound ug leadframe.Ang mga pakete sama sa TSOP ug TQFP daling makuha sa base shift ug pin deformation tungod sa ilang nipis nga mga leadframe.

3. Warpage

Ang Warpage mao ang out-of-plane bending ug deformation sa package device.Ang warpage nga gipahinabo sa proseso sa paghulma mahimong mosangpot sa daghang mga isyu sa pagkakasaligan sama sa delamination ug chip cracking.

Ang warpage mahimo usab nga mosangpot sa usa ka lain-laing mga problema sa manufacturing, sama sa plasticized ball grid array (PBGA) nga mga himan, diin ang warpage mahimong mosangpot sa dili maayo nga solder ball coplanarity, hinungdan sa mga problema sa pagbutang sa panahon sa reflow sa device alang sa pag-assemble ngadto sa usa ka printed circuit board.

Ang mga pattern sa warpage naglakip sa tulo ka matang sa mga pattern: inward concave, outward convex ug combined.Sa mga kompanya sa semiconductor, ang concave usahay gitawag nga "smiley face" ug convex isip "cry face".Ang nag-unang hinungdan sa warpage naglakip sa CTE mismatch ug tambal/compression shrinkage.Ang naulahi wala makadawat ug daghang pagtagad sa sinugdan, apan ang lawom nga panukiduki nagpadayag nga ang kemikal nga pag-uros sa molding compound adunay hinungdanon usab nga papel sa warpage sa IC device, labi na sa mga pakete nga adunay lainlaing gibag-on sa ibabaw ug sa ilawom sa chip.

Atol sa proseso sa curing ug post-curing, ang molding compound moagi sa chemical shrinkage sa taas nga curing temperature, nga gitawag og "thermochemical shrinkage".Ang pagkunhod sa kemikal nga mahitabo sa panahon sa pag-ayo mahimong mapakunhod pinaagi sa pagdugang sa temperatura sa transisyon sa baso ug pagkunhod sa pagbag-o sa coefficient sa thermal expansion sa palibot sa Tg.

Ang warpage mahimo usab nga hinungdan sa mga hinungdan sama sa komposisyon sa molding compound, kaumog sa molding compound, ug geometry sa pakete.Pinaagi sa pagpugong sa materyal nga paghulma ug komposisyon, mga parameter sa proseso, istruktura sa pakete ug pre-encapsulation nga palibot, ang warpage sa pakete mahimong maminusan.Sa pipila ka mga kaso, ang warpage mahimong mabayran pinaagi sa pag-encapsulate sa likod nga bahin sa electronic assembly.Pananglitan, kung ang mga eksternal nga koneksyon sa usa ka dako nga ceramic board o multilayer board naa sa parehas nga kilid, ang pag-encapsulate niini sa likod nga bahin makapakunhod sa warpage.

4. Pagkabuak sa chip

Ang mga stress nga namugna sa proseso sa pagputos mahimong mosangpot sa pagkaguba sa chip.Ang proseso sa pagputos kasagaran nagpasamot sa mga micro-cracks nga naporma sa miaging proseso sa asembliya.Ang wafer o chip thinning, backside grinding, ug chip bonding mao ang tanan nga mga lakang nga mahimong mosangpot sa pagturok sa mga liki.

Ang usa ka liki, mekanikal nga napakyas nga chip dili kinahanglan nga mosangpot sa electrical failure.Kung ang usa ka chip rupture moresulta sa dali nga pagkapakyas sa kuryente sa aparato nagdepende usab sa agianan sa pagtubo sa crack.Pananglitan, kung ang liki makita sa likod nga bahin sa chip, dili kini makaapekto sa bisan unsang sensitibo nga istruktura.

Tungod kay ang mga silicon wafer nipis ug brittle, ang wafer-level packaging mas daling mabuak sa chip.Busa, ang mga parameter sa proseso sama sa pag-clamping pressure ug paghulma sa transisyon nga presyur sa proseso sa paghulma sa pagbalhin kinahanglan nga hugot nga kontrolon aron malikayan ang pagkaguba sa chip.Ang 3D stacked packages daling mabuak tungod sa proseso sa stacking.Ang mga hinungdan sa disenyo nga nakaapekto sa pagkaguba sa chip sa 3D nga mga pakete naglakip sa istruktura sa chip stack, gibag-on sa substrate, gidaghanon sa paghulma ug gibag-on sa bukton sa agup-op, ug uban pa.